Bảo đảm chắc chắn không xảy ra lỗi khi chạy mạch

Sáng chế của nhóm tác giả gồm: Phần tử trễ đồng bộ hai xung nhịp dành cho đo kiểm chip DFT (Design for Test – DFT) và Phương pháp tích hợp mạch nêu trên.

Đ/c Lê Thái Hà (vest đen, thứ 6 từ trái sang) đại diện nhóm tác giả nhận Giải thưởng của TCT

Sự ra đời của cả 2 sáng chế nhằm hướng tới việc nâng cao hiệu năng và đảm bảo hoạt động đúng đắn của mạch chuỗi quét bên trong chip, bảo đảm chắc chắn không xảy ra lỗi khi chạy mạch thật, có thể được ứng dụng rộng rãi trong công nghệ thiết kế chip.

Nếu không có 2 sáng chế trên, quá trình lỗi có thể xảy ra khi thực hiện mô phỏng trong quá trình đo kiểm chip. Cụ thể như, một con chíp sẽ trải qua rất nhiều công đoạn cần kiểm tra. Khi đó, lỗi có thể xuất hiện trong quá trình sản xuất như đường dây bị ngắt, bị ngắn mạch, bụi làm chập mạch,… Phương pháp đo kiểm chip sẽ giúp kiểm tra hàng triệu con chip một cách tự động, đem hủy trong trường hợp bị lỗi, bảo đảm tỷ lệ chip chạy đúng khi gửi cho khách hàng được cao nhất.

Trong quy trình thiết kế DFT, thông thường thì các xung nhịp quét sẽ được thiết kế dựa vào các xung nhịp của các mạch chức năng chính. Tuy nhiên, với sự phát triển của công nghệ thiết kế chip thì các thiết kế ngày càng phức tạp với nhiều khối khác nhau và nhiều miền xung nhịp khác nhau (không đồng bộ với nhau). Điều đó cũng có nghĩa số chuỗi quét của mạch quét DFT sẽ tăng lên tương ứng. Việc này làm cho mạch DFT trở nên phức tạp, làm tăng kích thước và tăng mức tiêu thụ năng lượng của chíp.

Một giải pháp cho vấn đề nhiều chuỗi quét do có nhiều miền xung nhịp không đồng bộ này đó là: kết nối một số chuỗi quét ở các miền xung nhịp bất đồng bộ lại thành một chuỗi quét duy nhất. Tuy nhiên, khi ghép các miền xung nhịp khác nhau, kỹ thuật thiết kế DFT khi ấy chưa cho phép đảm bảo chắc chắn dữ liệu được đồng bộ.

Với ý nghĩa quan trọng như vậy, nhóm tác giả đã nhen nhóm ý tưởng thiết kế mạch đồng bộ 2 xung nhịp. Ý tưởng này được thực hiện trong 3 tháng với các công đoạn : thiết kế mạch nguyên lý, mô phỏng, tích hợp vào hệ thống đo kiểm chip nhằm kiểm tra hoạt động đã đúng hay chưa. Thiết kế mạch nguyên lý là giai đoạn vừa khó khăn nhất nhưng cũng đem lại nhiều niềm vui nhất với kỹ sư trẻ Khổng Anh Tuấn (1997). Tuấn kể rằng: “Công đoạn thiết kế mạch nguyên lý chắc chắn phải chính xác để những bước tiếp theo làm đúng. Mình đã phải làm đi làm lại rất nhiều lần. Lắm khi cũng bế tắc nhưng dưới sự đốc thúc của anh Thái Hà rằng bắt buộc chúng mình phải làm thì sau này mới có thể giải quyết tận gốc vấn đề, mấy anh em lại chụm vào cố gắng giải quyết”.

Niềm tin phiên bản sau chắc chắn sẽ tốt hơn phiên bản trước

Tốt nghiệp Đại học Bách khoa, Tuấn về đầu quân tại Trung tâm Vi mạch và đã gắn bó với VHT 2,5 năm. Tuấn muốn làm những điều mới mà chưa ai từng làm. Vì vậy, thời gian nghiên cứu, thử rồi sai, sai lại thử, làm đi làm lại, tưởng chừng cảm giác bế tắc sẽ chiếm nhiều nhất trong quá trình nghiên cứu sáng chế. Nhưng không phải vậy, chàng kỹ sư trẻ và đồng nghiệp luôn có niềm tin vào chính mình. Tuấn luôn tin phiên bản sau chắc chắn sẽ tốt hơn phiên bản trước bởi có sự rút kinh nghiệm, khắc phục lỗi từ các bản phiên bản trước, càng về sau đích sẽ càng gần hơn. Bởi vậy, nhớ về quãng thời gian đó, “hạnh phúc” khi hoàn thành thiết kế mạch nguyên lý là cảm xúc tiếp theo được Khổng Anh Tuấn nhắc đến.

Kỹ sư Khổng Anh Tuấn (hàng 2, thứ 4 từ phải sang)

Là một kỹ sư trẻ, Tuấn chia sẻ rằng, đây là lần đầu tiên Khổng Anh Tuấn tham gia nghiên cứu sáng chế được cấp bằng sở hữu công nghiệp. Trên cương vị một kỹ sư, đây là điều rất ý nghĩa với Tuấn: “Ban đầu, khi đưa ra ý tưởng, mình không nghĩ sẽ được cấp bằng sáng chế mà đơn giản chỉ để phục vụ phát triển sản phẩm. Đối với một người nghiên cứu, được làm một điều mới, một điều mà chưa ai từng làm và được công nhận sẽ có cảm xúc rất tự hào. Sáng chế được cấp bằng lần này sẽ thúc đẩy để sau này mình có nhiều sáng chế hơn nữa”. Nhóm tác giả cũng hy vọng rằng, trong thời gian ngắn tới đây, sáng chế sẽ được áp dụng đem lại hiệu quả đối với chip 5G DFE do chính VHT chế tạo.